完美体育·(中国)手机网页版科技提醒您:您的浏览器版本过低或者使用了兼容模式,为了获得更好的浏览体验,建议使用IE10以上的浏览器或使用极速模式。 请升级浏览器以获得更好的体验!

完美体育·(中国)手机网页版 > 下载中心 > ARM官方开发平台 > Versatile Express Cortex-A5 双核核心板规格参数文档

Versatile Express Cortex-A5 双核核心板规格参数文档

软件大小:518 KB 软件性质: 免费软件
更新时间:2013/9/4 18:26:12 应用平台:Win9X/Win2000/WinXP
下载次数:8534 下载来源:完美体育·(中国)手机网页版科技
软件语言:英文 软件类别:ARM官方开发平台 >
下载

CoreTile Express


Versatile Express Cortex-A5/A7/A9/A15核心板


CoreTile Express 板在 Versatile™ Express 开发系统中提供主系统 CPU。CoreTile 必须与提供电源、配置和外设连接的主板 Express uATX 板配对使用。


处理器子板 Express 板与 Versatile 产品系列中的前代产品的不同之处在于,其内存和 LCD 控制器等高带宽外设是与 ARM 处理器一起在测试芯片中实现的。这会显示提升性能,使系统更适合进行软件基准测试并完全能运行 Debian Linux 等桌面操作系统。


处理器子板 Express 系列支持的 ARM 处理器有:

  • Cortex™-A15 MPCore
  • Cortex-A9 MPCore
  • Cortex-A7 MPCore
  • Cortex-A5 MPCore



请单击下面的“规格”选项卡以查看完整的功能列表。




处理器子板名称

CoreTile Express 

用于 Cortex™-A15、
Cortex-A7

CoreTile Express

适用于 Cortex-A9

CoreTile Express

适用于 Cortex-A5

null
处理器子板名称(简称) V2P-CA15x2_CA7x3 V2P-CA9x4 V2P-CA5x2s
部件号 V2P-CA15-0314A V2P-CA9-0301A V2P-CA5-0305A
PCB 号 HBI-0249 HBI-0191 HBI-0225
数据表 数据表 数据表 数据表
手册 用户手册 用户手册 用户手册
产品视频 n/a n/a 视频
CPU 类型

Cortex-A15 MPCore™

Cortex-A9 MPCore Cortex-A5 MPCore
Cortex-A7 MPCore™
CPU 数量,速度

双核 CA15,1GHz

三核 CA7,800MHz

四核,400MHz 双核,100MHz
CPU 版本 r2p1,r0p1 r0p1 r0p1-RC0
协处理器 NEON™ NEON NEON
L1 高速缓存 I/D 32KB/32KB 32KB/32KB 32KB/32KB
L2 高速缓存 1MB 512KB 256KB
TCM N/A N/A N/A
SRAM(片上) 64KB,64 位 16KB,64 位 64KB
SDRAM 2GB DDR2,32 位 1GB DDR2,32 位 1GB DDR2 SODIMM
SDRAM 速度 400MHz 266MHz 120MHz
AMBA 总线类型 AXI AXI AXI
内部 AMBA 总线速度 500MHz 200MHz 100MHz
外部 AMBA 总线速度 50MHz (M) 50MHz (M)、30MHz (S) 40MHz (M)、40MHz (S)
嵌入式跟踪 16/32 位,PTM,ETB (4KB) 16/32位,PTM,ETB (8KB) ITM,ETB (8KB)
调试连接 JTAG 和 SWD,20 针 DIL JTAG 和 SWD,20 针 DIL JTAG 和 SWD,20 针 DIL


Versatile Express Cortex-A5 双核核心板规格参数文档内容摘要

The Versatile™ Express family development boards provide an
excellent environment for prototyping the next generation
of system-on-chip designs. Through a range of plug-in options,
hardware and software applications can be developed and debugged.
The CoreTile™ Express for Cortex™-A5 is a structured ASIC
implementation offering:
• Early Access to the Cortex-A5 MPCore processor.
• Benchmarking capability.
• Early device driver and software development.
• ARM JTAG and Trace connectors for debug support.
• User logic prototyping with optional FPGA boards.


Features
• Processor Subsystem
- Dual Cortex-A5 with VFP and NEON, r0pI-RC0
- L1 Cache 32KB Instr and 32KB Data
- L2 Cache 256KB
- 100 MHz operation speed
- CoreSight support ITM, 8KB ETB
• AXI Subsystem
- Internal AXI 50MHz
- External AXI Master port 40MHz
- External AXI Slave port 40MHz
- PL341 DDR2 memory interface
- 1 GB 64-bit SODIMM @ 120MHz
- PL354 Static Memory Bus Interface
- 32-bit 50MHz to motherboard
- Boot from NOR flash on motherboard
- HDLCD video controller
• Expansion support
- AXI Master and Slave links to expansion FPGA daugherboard
• Peripheral set compatible with the Versatile family
• Debug
- ARM JTAG
- ARM 32-bit parellel trace
• Simplified configuration via motherboard
- USB flash drive to PC
- Fast programming and configuration
- Configuration files for system settings
- Automated/remote operation
Deliverables
• V2P-CA5x2 daughterboard
• 1GB DDR2 SODIMM
• Versatile Express support DVD
• Example AXI design (additional LTE 3MG required)
• SelfTest software
• Debian Linux BSP